Bus de 400 MHz

Bus de 400 MHz

O execution trace cache oferece tempos de latência muito baixos, mas em troca armazena um volume muito pequeno de dados e instruções. Devido a isso, o processador é muito mais dependente do desempenho do cache L2 e do acesso à memória.

O plano inicial era utilizar módulos de memória Rambus em dual-channel. Cada módulo RIMM oferecia (no caso dos módulos PC-800) um barramento de dados de 1.6 GB/s, de forma que combinando a banda oferecida por dois módulos, seria possível obter 3.2 GB/s, o que é 3 vezes o oferecido pelos módulos de memória PC-133 utilizados pelo Pentium III.

Para absorver esse grande volume de dados, o Pentium 4 utiliza um barramento quad-pumped, ou seja, capaz de realizar 4 transferências por ciclo. Operando a 100 MHz, temos uma taxa efetiva de 400 MHz, que é a freqüência utilizada nas primeiras placas soquete 423.

Com a evolução da plataforma, a Intel foi capaz de desenvolver chipsets capazes a operar a 133, 200 e 266 MHz, que, com as 4 transferências por ciclo, equivalem a, respectivamente, 533, 800 e 1066 MHz. Embora o Willamette tenha ficado restrito aos 400 MHz originais, as freqüências mais altas foram utilizadas pelos processadores lançados posteriormente.

Embora o Pentium 4 fosse consideravelmente mais lento quando usado em conjunto com memórias SDRAM, as memórias DDR reduziram a perda de forma expressiva. A partir de um certo ponto cada vez mais placas passaram a suportar o uso de memórias DDR em dual-channel, configuração que supera as memórias Rambus em desempenho, já que, além da maior taxa de transferência, oferece tempos de latência mais baixos.

Embora na prática não exista muita diferença, um barramento de 1066 MHz "reais" é diferente, do ponto de vista técnico, de um que opera a 266 MHz realizando 4 transferências por ciclo. No caso do barramento do Pentium 4 existe ainda um agravante, que é o fato dos endereços e instruções serem enviados apenas duas vezes por ciclo, metade da freqüência da transferência de dados.

Apesar disso, como as transferências de dados são muito mais numerosas que a transmissão de endereços, a "inexatidão técnica" do barramento de 1066 MHz da Intel acaba passando desapercebida. ;)